Skip to content
GitLab
Commit cbf39457 authored by hkuang's avatar hkuang Committed by Gerrit Code Review
Browse files

Merge "Speed up iht8x8 by rearranging instructions. Speed improves from 282%... 

Merge "Speed up iht8x8 by rearranging instructions. Speed improves from 282% to 302% faster based on assembly-perf."
parents eeae6f94 23e1a29f
v1.14.0-linphone 1.4.X feature/update_to_v1.9.0-linphone feature/uwp_nuget forest frame_parallel highbitdepth indianrunnerduck javanwhistlingduck khakicampbell linphone linphone-android linphone-old longtailedduck m31-baseline m49-2623 m52-2743 m54-2840 m56-2924 m66-3359 m68-3440 mandarinduck mcw mcw2 nextgen nextgenv2 pcs-2013 playground sandbox/Jingning/experimental sandbox/Jingning/transcode sandbox/Jingning/vpx sandbox/aconverse@google.com/ansbench sandbox/debargha/playground sandbox/hkuang/frame_parallel sandbox/hkuang@google.com/decode sandbox/jimbankoski@google.com/proposed-aom sandbox/jingning@google.com/decoder_test_suite sandbox/jingning@google.com/experimental sandbox/jzern@google.com/test sandbox/wangch@google.com/vp9 sandbox/yaowu@google.com/mergeaom stable-vp9-decoder v1.12.0-linphone v1.6.1_linphone v1.7.0-linphone v1.9.0-linphone v1.9.0 v1.9.0-rc1 v1.8.2 v1.8.1 v1.8.0 v1.7.0 v1.6.1 v1.6.0 v1.5.0 v1.4.0 v1.3.0
No related merge requests found
Hide whitespace changes
Inline Side-by-side
Showing
with 82 additions and 82 deletions
vp9/common/arm/neon/vp9_short_iht8x8_add_neon.asm
+ 82
− 82
View file @ cbf39457
...@@ -291,33 +291,33 @@ ...@@ -291,33 +291,33 @@
vmull.s16 q1, d30, d14 vmull.s16 q1, d30, d14
vmull.s16 q2, d31, d14 vmull.s16 q2, d31, d14
; s0 = cospi_2_64 * x0 + cospi_30_64 * x1;
vmlal.s16 q1, d16, d15
vmlal.s16 q2, d17, d15
; cospi_30_64 * x0 ; cospi_30_64 * x0
vmull.s16 q3, d30, d15 vmull.s16 q3, d30, d15
vmull.s16 q4, d31, d15 vmull.s16 q4, d31, d15
vdup.16 d30, r4 ; duplicate cospi_18_64
vdup.16 d31, r5 ; duplicate cospi_14_64
; s0 = cospi_2_64 * x0 + cospi_30_64 * x1;
vmlal.s16 q1, d16, d15
vmlal.s16 q2, d17, d15
; s1 = cospi_30_64 * x0 - cospi_2_64 * x1 ; s1 = cospi_30_64 * x0 - cospi_2_64 * x1
vmlsl.s16 q3, d16, d14 vmlsl.s16 q3, d16, d14
vmlsl.s16 q4, d17, d14 vmlsl.s16 q4, d17, d14
vdup.16 d30, r4 ; duplicate cospi_18_64
vdup.16 d31, r5 ; duplicate cospi_14_64
; cospi_18_64 * x4 ; cospi_18_64 * x4
vmull.s16 q5, d22, d30 vmull.s16 q5, d22, d30
vmull.s16 q6, d23, d30 vmull.s16 q6, d23, d30
; s4 = cospi_18_64 * x4 + cospi_14_64 * x5;
vmlal.s16 q5, d24, d31
vmlal.s16 q6, d25, d31
; cospi_14_64 * x4 ; cospi_14_64 * x4
vmull.s16 q7, d22, d31 vmull.s16 q7, d22, d31
vmull.s16 q8, d23, d31 vmull.s16 q8, d23, d31
; s4 = cospi_18_64 * x4 + cospi_14_64 * x5;
vmlal.s16 q5, d24, d31
vmlal.s16 q6, d25, d31
; s5 = cospi_14_64 * x4 - cospi_18_64 * x5 ; s5 = cospi_14_64 * x4 - cospi_18_64 * x5
vmlsl.s16 q7, d24, d30 vmlsl.s16 q7, d24, d30
vmlsl.s16 q8, d25, d30 vmlsl.s16 q8, d25, d30
...@@ -326,56 +326,56 @@ ...@@ -326,56 +326,56 @@
vadd.s32 q11, q1, q5 vadd.s32 q11, q1, q5
vadd.s32 q12, q2, q6 vadd.s32 q12, q2, q6
; x0 = dct_const_round_shift(s0 + s4); vdup.16 d0, r2 ; duplicate cospi_10_64
vqrshrn.s32 d22, q11, #14 ; >> 14 vdup.16 d1, r3 ; duplicate cospi_22_64
vqrshrn.s32 d23, q12, #14 ; >> 14
; (s0 - s4) ; (s0 - s4)
vsub.s32 q1, q1, q5 vsub.s32 q1, q1, q5
vsub.s32 q2, q2, q6 vsub.s32 q2, q2, q6
; x4 = dct_const_round_shift(s0 - s4); ; x0 = dct_const_round_shift(s0 + s4);
vqrshrn.s32 d2, q1, #14 ; >> 14 vqrshrn.s32 d22, q11, #14 ; >> 14
vqrshrn.s32 d3, q2, #14 ; >> 14 vqrshrn.s32 d23, q12, #14 ; >> 14
; (s1 + s5) ; (s1 + s5)
vadd.s32 q12, q3, q7 vadd.s32 q12, q3, q7
vadd.s32 q15, q4, q8 vadd.s32 q15, q4, q8
; x1 = dct_const_round_shift(s1 + s5);
vqrshrn.s32 d24, q12, #14 ; >> 14
vqrshrn.s32 d25, q15, #14 ; >> 14
; (s1 - s5) ; (s1 - s5)
vsub.s32 q3, q3, q7 vsub.s32 q3, q3, q7
vsub.s32 q4, q4, q8 vsub.s32 q4, q4, q8
; x4 = dct_const_round_shift(s0 - s4);
vqrshrn.s32 d2, q1, #14 ; >> 14
vqrshrn.s32 d3, q2, #14 ; >> 14
; x1 = dct_const_round_shift(s1 + s5);
vqrshrn.s32 d24, q12, #14 ; >> 14
vqrshrn.s32 d25, q15, #14 ; >> 14
; x5 = dct_const_round_shift(s1 - s5); ; x5 = dct_const_round_shift(s1 - s5);
vqrshrn.s32 d6, q3, #14 ; >> 14 vqrshrn.s32 d6, q3, #14 ; >> 14
vqrshrn.s32 d7, q4, #14 ; >> 14 vqrshrn.s32 d7, q4, #14 ; >> 14
vdup.16 d30, r2 ; duplicate cospi_10_64
vdup.16 d31, r3 ; duplicate cospi_22_64
; cospi_10_64 * x2 ; cospi_10_64 * x2
vmull.s16 q4, d26, d30 vmull.s16 q4, d26, d0
vmull.s16 q5, d27, d30 vmull.s16 q5, d27, d0
; s2 = cospi_10_64 * x2 + cospi_22_64 * x3;
vmlal.s16 q4, d20, d31
vmlal.s16 q5, d21, d31
; cospi_22_64 * x2 ; cospi_22_64 * x2
vmull.s16 q2, d26, d31 vmull.s16 q2, d26, d1
vmull.s16 q6, d27, d31 vmull.s16 q6, d27, d1
; s3 = cospi_22_64 * x2 - cospi_10_64 * x3;
vmlsl.s16 q2, d20, d30
vmlsl.s16 q6, d21, d30
vdup.16 d30, r6 ; duplicate cospi_26_64 vdup.16 d30, r6 ; duplicate cospi_26_64
vdup.16 d31, r7 ; duplicate cospi_6_64 vdup.16 d31, r7 ; duplicate cospi_6_64
; s2 = cospi_10_64 * x2 + cospi_22_64 * x3;
vmlal.s16 q4, d20, d1
vmlal.s16 q5, d21, d1
; s3 = cospi_22_64 * x2 - cospi_10_64 * x3;
vmlsl.s16 q2, d20, d0
vmlsl.s16 q6, d21, d0
; cospi_26_64 * x6 ; cospi_26_64 * x6
vmull.s16 q0, d18, d30 vmull.s16 q0, d18, d30
vmull.s16 q13, d19, d30 vmull.s16 q13, d19, d30
...@@ -396,14 +396,14 @@ ...@@ -396,14 +396,14 @@
vadd.s32 q14, q2, q10 vadd.s32 q14, q2, q10
vadd.s32 q15, q6, q9 vadd.s32 q15, q6, q9
; x3 = dct_const_round_shift(s3 + s7);
vqrshrn.s32 d28, q14, #14 ; >> 14
vqrshrn.s32 d29, q15, #14 ; >> 14
; (s3 - s7) ; (s3 - s7)
vsub.s32 q2, q2, q10 vsub.s32 q2, q2, q10
vsub.s32 q6, q6, q9 vsub.s32 q6, q6, q9
; x3 = dct_const_round_shift(s3 + s7);
vqrshrn.s32 d28, q14, #14 ; >> 14
vqrshrn.s32 d29, q15, #14 ; >> 14
; x7 = dct_const_round_shift(s3 - s7); ; x7 = dct_const_round_shift(s3 - s7);
vqrshrn.s32 d4, q2, #14 ; >> 14 vqrshrn.s32 d4, q2, #14 ; >> 14
vqrshrn.s32 d5, q6, #14 ; >> 14 vqrshrn.s32 d5, q6, #14 ; >> 14
...@@ -412,33 +412,33 @@ ...@@ -412,33 +412,33 @@
vadd.s32 q9, q4, q0 vadd.s32 q9, q4, q0
vadd.s32 q10, q5, q13 vadd.s32 q10, q5, q13
; x2 = dct_const_round_shift(s2 + s6);
vqrshrn.s32 d18, q9, #14 ; >> 14
vqrshrn.s32 d19, q10, #14 ; >> 14
; (s2 - s6) ; (s2 - s6)
vsub.s32 q4, q4, q0 vsub.s32 q4, q4, q0
vsub.s32 q5, q5, q13 vsub.s32 q5, q5, q13
vdup.16 d30, r8 ; duplicate cospi_8_64
vdup.16 d31, r9 ; duplicate cospi_24_64
; x2 = dct_const_round_shift(s2 + s6);
vqrshrn.s32 d18, q9, #14 ; >> 14
vqrshrn.s32 d19, q10, #14 ; >> 14
; x6 = dct_const_round_shift(s2 - s6); ; x6 = dct_const_round_shift(s2 - s6);
vqrshrn.s32 d8, q4, #14 ; >> 14 vqrshrn.s32 d8, q4, #14 ; >> 14
vqrshrn.s32 d9, q5, #14 ; >> 14 vqrshrn.s32 d9, q5, #14 ; >> 14
vdup.16 d30, r8 ; duplicate cospi_8_64
vdup.16 d31, r9 ; duplicate cospi_24_64
; cospi_8_64 * x4 ; cospi_8_64 * x4
vmull.s16 q5, d2, d30 vmull.s16 q5, d2, d30
vmull.s16 q6, d3, d30 vmull.s16 q6, d3, d30
; s4 = cospi_8_64 * x4 + cospi_24_64 * x5;
vmlal.s16 q5, d6, d31
vmlal.s16 q6, d7, d31
; cospi_24_64 * x4 ; cospi_24_64 * x4
vmull.s16 q7, d2, d31 vmull.s16 q7, d2, d31
vmull.s16 q0, d3, d31 vmull.s16 q0, d3, d31
; s4 = cospi_8_64 * x4 + cospi_24_64 * x5;
vmlal.s16 q5, d6, d31
vmlal.s16 q6, d7, d31
; s5 = cospi_24_64 * x4 - cospi_8_64 * x5; ; s5 = cospi_24_64 * x4 - cospi_8_64 * x5;
vmlsl.s16 q7, d6, d30 vmlsl.s16 q7, d6, d30
vmlsl.s16 q0, d7, d30 vmlsl.s16 q0, d7, d30
...@@ -447,14 +447,14 @@ ...@@ -447,14 +447,14 @@
vmull.s16 q1, d4, d30 vmull.s16 q1, d4, d30
vmull.s16 q3, d5, d30 vmull.s16 q3, d5, d30
; s6 = -cospi_24_64 * x6 + cospi_8_64 * x7;
vmlsl.s16 q1, d8, d31
vmlsl.s16 q3, d9, d31
; cospi_24_64 * x7 ; cospi_24_64 * x7
vmull.s16 q10, d4, d31 vmull.s16 q10, d4, d31
vmull.s16 q2, d5, d31 vmull.s16 q2, d5, d31
; s6 = -cospi_24_64 * x6 + cospi_8_64 * x7;
vmlsl.s16 q1, d8, d31
vmlsl.s16 q3, d9, d31
; s7 = cospi_8_64 * x6 + cospi_24_64 * x7; ; s7 = cospi_8_64 * x6 + cospi_24_64 * x7;
vmlal.s16 q10, d8, d30 vmlal.s16 q10, d8, d30
vmlal.s16 q2, d9, d30 vmlal.s16 q2, d9, d30
...@@ -471,14 +471,14 @@ ...@@ -471,14 +471,14 @@
vadd.s32 q14, q5, q1 vadd.s32 q14, q5, q1
vadd.s32 q15, q6, q3 vadd.s32 q15, q6, q3
; x4 = dct_const_round_shift(s4 + s6);
vqrshrn.s32 d18, q14, #14 ; >> 14
vqrshrn.s32 d19, q15, #14 ; >> 14
; (s4 - s6) ; (s4 - s6)
vsub.s32 q5, q5, q1 vsub.s32 q5, q5, q1
vsub.s32 q6, q6, q3 vsub.s32 q6, q6, q3
; x4 = dct_const_round_shift(s4 + s6);
vqrshrn.s32 d18, q14, #14 ; >> 14
vqrshrn.s32 d19, q15, #14 ; >> 14
; x6 = dct_const_round_shift(s4 - s6); ; x6 = dct_const_round_shift(s4 - s6);
vqrshrn.s32 d10, q5, #14 ; >> 14 vqrshrn.s32 d10, q5, #14 ; >> 14
vqrshrn.s32 d11, q6, #14 ; >> 14 vqrshrn.s32 d11, q6, #14 ; >> 14
...@@ -487,14 +487,14 @@ ...@@ -487,14 +487,14 @@
vadd.s32 q1, q7, q10 vadd.s32 q1, q7, q10
vadd.s32 q3, q0, q2 vadd.s32 q3, q0, q2
; x5 = dct_const_round_shift(s5 + s7);
vqrshrn.s32 d28, q1, #14 ; >> 14
vqrshrn.s32 d29, q3, #14 ; >> 14
; (s5 - s7)) ; (s5 - s7))
vsub.s32 q7, q7, q10 vsub.s32 q7, q7, q10
vsub.s32 q0, q0, q2 vsub.s32 q0, q0, q2
; x5 = dct_const_round_shift(s5 + s7);
vqrshrn.s32 d28, q1, #14 ; >> 14
vqrshrn.s32 d29, q3, #14 ; >> 14
; x7 = dct_const_round_shift(s5 - s7); ; x7 = dct_const_round_shift(s5 - s7);
vqrshrn.s32 d14, q7, #14 ; >> 14 vqrshrn.s32 d14, q7, #14 ; >> 14
vqrshrn.s32 d15, q0, #14 ; >> 14 vqrshrn.s32 d15, q0, #14 ; >> 14
...@@ -505,22 +505,22 @@ ...@@ -505,22 +505,22 @@
vmull.s16 q2, d22, d30 vmull.s16 q2, d22, d30
vmull.s16 q3, d23, d30 vmull.s16 q3, d23, d30
; cospi_16_64 * x2 + cospi_16_64 * x3;
vmlal.s16 q2, d24, d30
vmlal.s16 q3, d25, d30
; x2 = dct_const_round_shift(s2);
vqrshrn.s32 d4, q2, #14 ; >> 14
vqrshrn.s32 d5, q3, #14 ; >> 14
; cospi_6_64 * x6 ; cospi_6_64 * x6
vmull.s16 q13, d22, d30 vmull.s16 q13, d22, d30
vmull.s16 q1, d23, d30 vmull.s16 q1, d23, d30
; cospi_16_64 * x2 + cospi_16_64 * x3;
vmlal.s16 q2, d24, d30
vmlal.s16 q3, d25, d30
; cospi_16_64 * x2 - cospi_16_64 * x3; ; cospi_16_64 * x2 - cospi_16_64 * x3;
vmlsl.s16 q13, d24, d30 vmlsl.s16 q13, d24, d30
vmlsl.s16 q1, d25, d30 vmlsl.s16 q1, d25, d30
; x2 = dct_const_round_shift(s2);
vqrshrn.s32 d4, q2, #14 ; >> 14
vqrshrn.s32 d5, q3, #14 ; >> 14
;x3 = dct_const_round_shift(s3); ;x3 = dct_const_round_shift(s3);
vqrshrn.s32 d24, q13, #14 ; >> 14 vqrshrn.s32 d24, q13, #14 ; >> 14
vqrshrn.s32 d25, q1, #14 ; >> 14 vqrshrn.s32 d25, q1, #14 ; >> 14
...@@ -529,31 +529,31 @@ ...@@ -529,31 +529,31 @@
vmull.s16 q13, d10, d30 vmull.s16 q13, d10, d30
vmull.s16 q1, d11, d30 vmull.s16 q1, d11, d30
; cospi_6_64 * x6
vmull.s16 q11, d10, d30
vmull.s16 q0, d11, d30
; cospi_16_64 * x6 + cospi_16_64 * x7; ; cospi_16_64 * x6 + cospi_16_64 * x7;
vmlal.s16 q13, d14, d30 vmlal.s16 q13, d14, d30
vmlal.s16 q1, d15, d30 vmlal.s16 q1, d15, d30
; cospi_16_64 * x6 - cospi_16_64 * x7;
vmlsl.s16 q11, d14, d30
vmlsl.s16 q0, d15, d30
; x6 = dct_const_round_shift(s6); ; x6 = dct_const_round_shift(s6);
vqrshrn.s32 d20, q13, #14 ; >> 14 vqrshrn.s32 d20, q13, #14 ; >> 14
vqrshrn.s32 d21, q1, #14 ; >> 14 vqrshrn.s32 d21, q1, #14 ; >> 14
; cospi_6_64 * x6
vmull.s16 q13, d10, d30
vmull.s16 q1, d11, d30
; cospi_16_64 * x6 - cospi_16_64 * x7;
vmlsl.s16 q13, d14, d30
vmlsl.s16 q1, d15, d30
;x7 = dct_const_round_shift(s7); ;x7 = dct_const_round_shift(s7);
vqrshrn.s32 d12, q13, #14 ; >> 14 vqrshrn.s32 d12, q11, #14 ; >> 14
vqrshrn.s32 d13, q1, #14 ; >> 14 vqrshrn.s32 d13, q0, #14 ; >> 14
vdup.16 q5, r10 ; duplicate 0 vdup.16 q5, r10 ; duplicate 0
vsub.s16 q9, q5, q9 ; output[1] = -x4; vsub.s16 q9, q5, q9 ; output[1] = -x4;
vsub.s16 q13, q5, q6 ; output[5] = -x7;
vsub.s16 q11, q5, q2 ; output[3] = -x2; vsub.s16 q11, q5, q2 ; output[3] = -x2;
vsub.s16 q13, q5, q6 ; output[5] = -x7;
vsub.s16 q15, q5, q4 ; output[7] = -x1; vsub.s16 q15, q5, q4 ; output[7] = -x1;
MEND MEND
......
Supports Markdown
0% or .
You are about to add 0 people to the discussion. Proceed with caution.
Finish editing this message first!
Please register or to comment